



Master₁ - SEM

Processeurs Embarqués

Cours 3.2

Conception de processeur : chemin de données


Année : 2022-2023

Pr R. BOUDOUR



Qui utilise le langage d'assemblage ?


2



Le langage assembleur est soit écrit par un programmeur, soit généré par un compilateur.

Du langage d'assemblage à l'exécution

3



Quand utiliser le langage d'assemblage ?

4

- L'architecture externe représente ce que doit connaître :
 - un programmeur souhaitant programmer en assembleur,
 - ou la personne souhaitant écrire un compilateur pour ce processeur:
- Les registres visibles.
- L'adressage de la mémoire.
- Le jeu d'instructions.
- Les mécanismes de traitement des interruptions et exceptions

Quand utiliser le langage d'assemblage ?

5


- Quand la vitesse d'un programme particulier est extrêmement importante
- Quand la taille d'un programme particulier est extrêmement importante

⇒ *ordinateur embarqué*

- Approche hybride :
 - la plus grande partie du programme en langage de haut niveau
 - les sections critiques en langage assembleur

MIPS R3000

6



Registres généraux de MIPS R3000

- ❑ R_i ($0 \leq i \leq 31$) 32 registres généraux Ces registres sont directement adressés par les instructions, et permettent de stocker des résultats de calculs intermédiaires.
 - ❑ Le registre R0 est un registre particulier:
 - ❑ la lecture fournit la valeur constante « 0x00000000 »
 - ❑ l'écriture ne modifie pas son contenu.
 - ❑ Le registre R31 est utilisé par les instructions d'appel de procédures (instructions BGEZAL, BLTZAL, JAL et JALR) pour sauvegarder l'adresse de retour.
 - ❑ PC Registre compteur de programme (Program Counter). Ce registre contient l'adresse de l'instruction en cours d'exécution. Sa valeur est modifiée par toutes les instructions.
 - ❑ HI et LO Registres pour la multiplication ou la division Ces deux registres 32 bits sont utilisés pour stocker le résultat d'une multiplication ou d'une division, qui est un mot de 64 bits.

Organisation de la mémoire

7

0xFFFFFFFF	réservé au système	
0xFFFFFFFF	.kstack ↓ ⋮	
0xC0000000	↑ .kdata	segment noyau
0xBFFFFFFF	↑ .ktext	
0x80000000	réservé au système	
0x7FFFFFFF		
0x7FFF0000		
0x7FFFFFFF	.stack ↓ ⋮	
0x10000000	↑ .data	segment utilisateur
0x0FFFFFFF	↑ .text	
0x00400000		
0x003FFFFFF	réservé au système	
0x00000000		

Organisation de la mémoire

- ❑ Dans l'architecture MIPS R3000, l'espace adressable est divisé en deux segments : **le segment utilisateur, et le segment noyau.**
- ❑ Un programme **utilisateur** utilise généralement trois sous-segments (appelés sections) dans le segment utilisateur :
 - ❑ la section **text** contient le code exécutable en mode utilisateur. Elle est implantée conventionnellement à l'adresse 0x00400000. Sa taille est fixe et calculée lors de l'assemblage.
 - ❑ la section **data** contient les données globales manipulées par le programme utilisateur. Elle est implantée conventionnellement à l'adresse 0x10000000.
 - ❑ la section **stack** contient la pile d'exécution du programme. Sa taille varie au cours de l'exécution. Elle est implantée conventionnellement à l'adresse 0x7FFFEFFF. Contrairement aux sections data et text, la pile s'étend vers les adresses décroissantes


Organisation de la mémoire

- ❑ Trois autres sections sont définies dans le **segment noyau** :
 - ❑ la section **ktext** contient le code exécutable en mode noyau. Elle est implantée conventionnellement à l'adresse 0x80000000. Sa taille est fixe et calculée lors de l'assemblage ;
 - ❑ la section **kdata** contient les données globales manipulées par le système d'exploitation en mode noyau. Elle est implantée conventionnellement à l'adresse 0xC0000000. Sa taille est fixe et calculée lors de l'assemblage ;
 - ❑ la section **kstack** contient la pile d'exécution du programme. Sa taille varie au cours de l'exécution. Elle est implantée conventionnellement à l'adresse 0xFFFFEFFF. Contrairement aux sections data et text, la pile s'étend vers les adresses décroissantes.

Jeu d'instructions MIPS

10


- ❑ **MIPS** : **M**icroprocessor without **I**nterlocked **P**ipeline **S**tages
- ❑ Le processeur MIPS R3000 possède 57 instructions qui se répartissent en 4 classes :
 - 33 instructions arithmétiques/logiques entre registres
 - 12 instructions de branchement
 - 7 instructions de lecture/écriture mémoire
 - 5 instructions systèmes
- ❑ Toutes les instructions ont une longueur de 32 bits et possèdent un des trois formats suivants :



Les formats des instructions MIPS

11

- Toutes les instructions MIPS ont 32 bits de long




- Les différents champs sont :
 - **opcode** : opération de l'instruction
 - **rs, rt, rd** : registres sources et destination
 - **dec** : le nombre de décalages
 - **fonct** : les variantes des opérations
 - **immédiat** : valeur immédiate ou de déplacement d'adresse
 - **target address** : adresse cible pour les jump

Modes d'adressage du MIPS

12

□ Les modes d'adressage MIPS dans les différents modèles


par registre




immédiat



indexé ou basé



relatif au PC



Format d'instructions I

13

Format I :

	<i>op</i>	<i>rs</i>	<i>rt</i>	<i>16 bits</i>
<code>lui \$1, 100</code>	15	0	1	100
<code>lw \$1, 100(\$2)</code>	35	2	1	100
<code>sw \$1, 100(\$2)</code>	43	2	1	100
<code>beq \$1, \$2 ,100</code>	4	1	2	100
<code>bne \$1, \$2 ,100</code>	5	1	2	100

Codage des adresses

14

Les adresses dans les instructions ne sont **pas sur 32 bits !**

- Pour les instructions de type I : 16 bits

⇒ Adresse = PC + signé(16 bits) * 4 **adressage relatif**

- Pour les instructions de type J : 26 bits

⇒ On obtient l'adresse d'un mot mémoire (de 32 bits) en ajoutant devant les 26 bits les 4 bits de poids fort de PC (Il faut multiplier par 4 pour l'adresse d'un octet)

adressage direct restreint

Format d'instructions R

15

Format R :

	<i>op</i>	<i>rs</i>	<i>rt</i>	<i>rd</i>	<i>sa</i>	<i>fu</i>
add \$1, \$2, \$3	0	2	3	1	0	32
sub \$1, \$2, \$3	0	2	3	1	0	34
slt \$1, \$2, \$3	0	2	3	1	0	42
jr \$31	0	31	0	0	0	8

- sub \$1, \$2, \$3 : soustrait \$3 de \$2 et place le résultat dans \$1.
- slt \$1, \$2, \$3 (set less than) : met \$1 à 1 si \$2 est inférieur à \$3 et à 0 sinon.

Codage des opérations

16

- ❑ Le codage des instructions est principalement défini par les 6 bits du champs code opération de l'instruction (31:26).
- ❑ Cependant, trois valeurs particulières de ce champ définissent en fait une famille d'instructions : il faut alors analyser d'autres bits de l'instruction pour décoder l'instruction.
- ❑ Ces codes particuliers sont :
 - ❑ SPECIAL (valeur "000000"),
 - ❑ BCOND (valeur "000001")
 - ❑ COPRO (valeur "010000")

INS 28 : 26

	000	001	010	011	100	101	110	111
INS 31 : 29 000	SPECIAL	BCOND	J	JAL	BEQ	BNE	BLEZ	BGTZ
001	ADDI	ADDIU	SLTI	SLTIU	ANDI	ORI	XORI	LUI
010	COPRO							
011								
100	LB	LH		LW	LBU	LHU		
101	SB	SH		SW				
110								
111								

Codage des opérations

17

OPCOD = SPECIAL

		INS 2:0							
		000	001	010	011	100	101	110	111
INS 5:3	000	SLL		SRL	SRA	SLLV		SRLV	SRAV
	001	JR	JALR			SYSCALL	BREAK		
	010	MFHI	MTHI	MFLO	MTLO				
	011	MULT	MULTU	DIV	DIVU				
	100	ADD	ADDU	SUB	SUBU	AND	OR	XOR	NOR
	101			SLT	SLTU				
	110								
	111								

- ❑ Lorsque le code opération a la valeur SPECIAL ("000000"),
- ❑ Il faut analyser les 6 bits de poids faible de l'instruction (5:0):

Jeu d'instructions

18

Instructions Arithmétiques/Logiques sur les registres					
Assembleur	Opération			Format	
ADD	Rs, Rd, Rn	Add	overflow detection	$Rd \leftarrow Rn + Rn$	R
SUB	Rs, Rd, Rn	Subtract	overflow detection	$Rd \leftarrow Rn - Rn$	R
ADDU	Rs, Rd, Rn	Add	no overflow	$Rd \leftarrow Rn + Rn$	R
SUBU	Rs, Rd, Rn	Subtract	no overflow	$Rd \leftarrow Rn - Rn$	R
ADDI	Rt, Ra, I	Add Immediate	overflow detection	$Rt \leftarrow Rn + I$	I
ADDIU	Rt, Ra, I	Add Immediate	no overflow	$Rt \leftarrow Rn + I$	I
OR	Rs, Rd, Rn	Logical Or		$Rd \leftarrow Rn \text{ OR } Rn$	R
AND	Rs, Rd, Rn	Logical And		$Rd \leftarrow Rn \text{ AND } Rn$	R
XOR	Rs, Rd, Rn	Logical Exclusive-Or		$Rd \leftarrow Rn \text{ XOR } Rn$	R
NIOR	Rs, Rd, Rn	Logical Not Or		$Rd \leftarrow Rn \text{ NOR } Rn$	R
ORI	Rt, Ra, I	Or Immediate	unsign. immediate	$Rt \leftarrow Rn \text{ OR } I$	I
ANDI	Rt, Ra, I	And Immediate	unsign. immediate	$Rt \leftarrow Rn \text{ AND } I$	I
XORI	Rt, Ra, I	Exclusive-Or Immediate	unsign. immediate	$Rt \leftarrow Rn \text{ XOR } I$	I
SLLV	Rs, Rt, Ra	Shift Left Logical Variable	0 bit of Ra is significant	$Rt \leftarrow Rn \ll Ra$	R
SRLV	Rs, Rt, Ra	Shift Right Logical Variable	0 bit of Ra is significant	$Rt \leftarrow Rn \gg Ra$	R
SRAV	Rs, Rt, Ra	Shift Right Arithmetic Variable	0 bit of Ra is significant	$Rt \leftarrow Rn \ggg Ra$	R
SLL	Rs, Rt, Ra	Shift Left Logical		$Rt \leftarrow Rn \ll Ra$	R
SRL	Rs, Rt, Ra	Shift Right Logical		$Rt \leftarrow Rn \gg Ra$	R
SRA	Rs, Rt, Ra	Shift Right Arithmetic		$Rt \leftarrow Rn \ggg Ra$	R
LUI	Rt, I	Load Upper Immediate	$I = \text{upper 16 bits of } Rn$	$Rt \leftarrow I \ll 16$	I

Instructions Arithmétiques/Logiques (suite)					
Assembleur	Opération			Format	
SLL	Rs, Rt, Ra	Set FLoats True		$Rt \leftarrow 1$ if $Rn \text{ AND } Ra \neq 0$	R
SRL	Rs, Rt, Ra	Set FLoats True/Unsign.		$Rt \leftarrow 1$ if $Rn \text{ AND } Ra \neq 0$	R
SLLI	Rt, Ra, I	Set FLoats True (immediate)	sign. extended immediate	$Rt \leftarrow 1$ if $Rn \ll I \neq 0$	I
SRLI	Rt, Ra, I	Set FLoats True (immediate)	unsign. immediate	$Rt \leftarrow 1$ if $Rn \ll I \neq 0$	I
MUL	Rs, Rt	Multiply		$Rn * Rn$	R
				LO: \leftarrow 32 low significant bits HI: \leftarrow 32 high significant bits	
MULU	Rs, Rt	Multiply Unsigned		$Rn * Rn$	R
				LO: \leftarrow 32 low significant bits HI: \leftarrow 32 high significant bits	
DIV	Rs, Rt	Divide		Rn / Rn	R
				LO: \leftarrow Quotient HI: \leftarrow Remainder	
DIVU	Rs, Rt	Divide Unsigned		Rn / Rn	R
				LO: \leftarrow Quotient HI: \leftarrow Remainder	
MOV	Rd	Move From Rn		$Rd \leftarrow Rn$	R
MOVU	Rd	Move From LO		$Rd \leftarrow LO$	R
MOVN	Rd	Move To Rn		$Rn \leftarrow Rd$	R
MOVZ	Rd	Move To ZC		$LO \leftarrow Rd$	R

Jeu d'instructions

19

Instructions de Branchement				
Assembleur		Opération		Format
Breq	Rn, Rn, Label	Branch if Equal PC ← PC+4 (Pn) PC ← PC+4 if Rn = Rn if Rn = Rn		B
Bneq	Rn, Rn, Label	Branch if Not Equal PC ← PC+4 (Pn) PC ← PC+4 if Rn = Rn if Rn = Rn		B
Bgtz	Rn, Label	Branch if Greater or Equal Zero PC ← PC+4 (Pn) PC ← PC+4 if Rn > 0 if Rn > 0		B
Bgtz	Rn, Label	Branch if Greater Than Zero PC ← PC+4 (Pn) PC ← PC+4 if Rn > 0 if Rn > 0		B
Blez	Rn, Label	Branch if Less or Equal Zero PC ← PC+4 (Pn) PC ← PC+4 if Rn < 0 if Rn < 0		B
Blez	Rn, Label	Branch if Less Than Zero PC ← PC+4 (Pn) PC ← PC+4 if Rn < 0 if Rn < 0		B
Bgezt	Rn, Label	Branch if Greater or Equal Zero and bit PC ← PC+4 in both cases PC ← PC+4 if Rn > 0 if Rn > 0		B
Bgezt	Rn, Label	Branch if Less Than Zero and bit PC ← PC+4 in both cases PC ← PC+4 if Rn < 0 if Rn < 0		B
J	Label	Jump PC ← PC+4 (Pn)		J
Jal	Label	Jump and Link PC ← PC+4 (Pn)		J
Jr	Rn	Jump Register PC ← Rn		R
Jalr	Rn	Jump and Link Register PC ← Rn		R
Jalr	Rn, Rn	Jump and Link Register PC ← Rn		R

Instructions de Architecture Base minimale				
Assembleur		Opération		Format
Lw	Rn, I (Pn)	Load Word sign-extended immediate Rn ← M (Rn + I)		I
Sw	Rn, I (Pn)	Store Word sign-extended immediate M (Rn + I) ← Rn		I
Lh	Rn, I (Pn)	Load Half Word sign-extended immediate. Two bytes from storage is loaded into the 2 less significant bytes of Rn. The sign of these 2 bytes is extended on the 2 most significant bytes.		I
Lhu	Rn, I (Pn)	Load Half Word Unsigned sign-extended immediate. Two bytes from storage is loaded into the the 2 less significant bytes of Rn, other bytes are set to zero		I
Sh	Rn, I (Pn)	Store Half Word sign-extended immediate. The two less significant bytes of Rn are stored into storage		I
Lb	Rn, I (Pn)	Load Byte sign-extended immediate. One byte from storage is loaded into the less significant byte of Rn. The sign of this byte is extended on the 3 most significant bytes.		I
Lbu	Rn, I (Pn)	Load Byte Unsigned sign-extended immediate. One byte from storage is loaded into the less significant byte of Rn, other bytes are set to zero		I
Sh	Rn, I (Pn)	Store Byte sign-extended immediate. The less significant byte of Rn is stored into storage		I

Jeu d'instructions

20

Instructions de lecture/écriture mémoire			
Assembleur		Opération	Format
Lw	Rt, I (Rs)	Load Word sign extended Immediate	$Rt \leftarrow M(Rs + I)$ I
Sw	Rt, I (Rs)	Store Word sign extended Immediate	$M(Rs + I) \leftarrow Rt$ I
Lh	Rt, I (Rs)	Load Half Word sign extended Immediate. Two bytes from storage is loaded into the 2 less significant bytes of Rt. The sign of these 2 bytes is extended on the 2 most significant bytes.	$Rt \leftarrow M(Rs + I)$ I
Lhu	Rt, I (Rs)	Load Half Word Unsigned sign extended Immediate. Two bytes from storage is loaded into the the 2 less significant bytes of Rt, other bytes are set to zero	$Rt \leftarrow M(Rs + I)$ I
Sh	Rt, I (Rs)	Store Half Word sign extended Immediate. The Two less significant bytes of Rt are stored into storage	$M(Rs + I) \leftarrow Rt$ I
Lb	Rt, I (Rs)	Load Byte sign extended Immediate. One byte from storage is loaded into the less significant byte of Rt. The sign of this byte is extended on the 3 most significant bytes.	$Rt \leftarrow M(Rs + I)$ I
Lbu	Rt, I (Rs)	Load Byte Unsigned sign extended Immediate. One byte from storage is loaded into the less significant byte of Rt, other bytes are set to zero	$Rt \leftarrow M(Rs + I)$ I
Sb	Rt, I (Rs)	Store Byte sign extended Immediate. The less significant byte of Rt is stored into storage	$M(Rs + I) \leftarrow Rt$ I

Aspects de performance

21

- Les performances d'une machine sont déterminées par :
 - le temps de cycle de l'horloge
 - le nombre de cycles par instruction
- La conception du chemin de données et du contrôle détermine :
 - le temps de cycle de l'horloge
 - le nombre de cycles par instruction


Sous-ensemble de MIPS mis en œuvre

22

- **Addition et Soustraction :**
 - `add rd, rs, rt`
 - `sub rd, rs, rt`
- **Ou immédiat :**
 - `or rt, rs, imm16`
- **Chargement et Rangement :**
 - `lw rt, rs, imm16`
 - `sw rt, rs, imm16`
- **Branchement :**
 - `beq rs, rt, imm16`
- **Saut :**
 - `j target`

Vue abstraite de l'implémentation

23



Etapes de conception d'un processeur

24

- Architecture du jeu d'instruction \Rightarrow Langage "Transfert de registres" (RTL)
- Langage "Transfert de registres" \Rightarrow
 - composants du chemin de données
 - interconnection des composants
- composants du chemin de données \Rightarrow Signaux de contrôle
- Signaux de contrôle \Rightarrow Logique de contrôle

Register Transfer Language (RTL)

25

- RTL est une **représentation intermédiaire** d'architecture dépendante proche du langage assembleur principalement utilisée dans les compilateurs modernes. Il est aussi bien implémenté dans des compilateurs certifiés
- En informatique, un **langage intermédiaire** est le langage d'une machine abstraite conçu pour **l'analyse d'un programme** informatique. Le terme vient de son utilisation dans les compilateurs, où un compilateur transcrit d'abord le code source d'un programme en une forme plus adaptée pour les transformations d'amélioration de code, comme un **état intermédiaire avant de générer du code objet** ou du langage machine pour une machine cible.

RTL : Instruction ADD

26

– **add rd, rs, rt**

– mem[PC]

Extraire l'instruction de la mémoire

– $R[rd] \leftarrow R[rs] + R[rt]$

Opération d'addition

– $PC \leftarrow PC + 4$

Calcul de l'adresse de la prochaine instruction

RTL : Instruction Load

27

- **lw rt, rs, imm16**
 - $\text{mem}[\text{PC}]$ Extraire l'instruction de la mémoire
 - $\text{Addr} \leftarrow \text{R}[\text{rs}] + \text{SignExt}(\text{imm16})$ Calcul de l'adresse mémoire
 - $\text{R}[\text{rt}] \leftarrow \text{Mem}[\text{Addr}]$ Charger la donnée dans le registre
 - $\text{PC} \leftarrow \text{PC} + 4$ Calcul de l'adresse de la prochaine instruction


Éléments combinatoires

28

– Adder

– MUX


– UAL



Élément de mémoire : Registre

29

- Registre
 - Similaire aux bascules D mais
 - N-bits en entrée et en sortie
 - une entrée “Write enable”
 - Write enable :
 - 0 : **DataOut** ne change pas
 - 1 : **DataOut** devient **DataIn**




Elément de mémoire : banc de registres

30

- Banc de registres = 32 Registres
- 2 bus de sortie de 32 bits ;
busA et **busB**
- un bus d'entrée de 32 bits ;
busW


- Registre sélectionné par :
 - **RA** selectionne le registre pour le **busA**
 - **RB** selectionne le registre pour le **busB**
 - **RW** selectionne le registre à écrire via le **busW** quant **WriteEnable** est à 1



Élément de mémoire : Mémoire idéale

31


- Mémoire (idéale)
 - Un bus de sortie de 32 bits ;
DataOut
 - Un bus d'entrée de 32 bits ;
DataIn
 - Un mot mémoire est sélectionné par :
 - **Address** sélectionne le mot pour le bus **DataOut**
 - Si **WriteEnable** = 1 ; **Address** sélectionne le mot mémoire à écrire via le bus **DataIn**



Unité 'Fetch'


32

- extrait l'instruction : $\text{Mem}[\text{PC}]$
- met à jour le PC : $\text{PC} \leftarrow \text{PC} + 4$ (séquentiel) ou $\text{PC} \leftarrow \text{"autre"}$ (branch, jump)



RTL : Instruction Add

33



- **add rd, rs, rt**

- mem[PC]

Extraire l'instruction

- $R[rd] \leftarrow R[rs] + R[rt]$


Opération d'addition

- $PC \leftarrow PC + 4$

Calcul de l'adresse de la prochaine instruction

RTL : Instruction Sub

34



– **sub rd, rs, rt**

– mem[PC]

Extraire l'instruction

– $R[rd] \leftarrow R[rs] - R[rt]$

Opération de soustraction


– $PC \leftarrow PC + 4$

Calcul de l'adresse de la prochaine instruction

Chemin de données pour opérations Registre-Registre

35


- **Ra, Rb et Rw** sont les champs instructions *rs*, *rt* et *rd*.
- **ALUctr** et **RegWr** sont des signaux de contrôle.



Opérations logiques avec ou immédiat

37

– $R[rt] \leftarrow R[rs] \text{ op ZeroExt(Imm16)}$



RTL : Instruction Load

38


– **lw rt, rs, imm16**

– mem[PC]

– Addr \leftarrow R[rs] + SignExt(imm16)

– R[rt] \leftarrow Mem[Addr]

– PC \leftarrow PC + 4





Extraire l'instruction

Calcul de l'adresse mémoire

Charger la donnée


adresse suivante



Chemin de données pour Load

39


- $R[rt] \leftarrow Mem[R[rs] + SignExt(Imm16)]$



Chemin de données pour Store

41

– $\text{Mem}[\text{R}[\text{rs}] + \text{SignExt}(\text{Imm16})] \leftarrow \text{R}[\text{rt}]$



RTL : Instruction branch

42




- **beq rs, rt, imm16**

- mem[PC] Extraire l'instruction
- $\text{Cond} \leftarrow R[\text{rs}] - R[\text{rt}]$ Calcul de la condition
- if (Cond == 0) adresse suivante
 - $\text{PC} \leftarrow \text{PC} + 4 + (\text{SignExt}(\text{imm16}) \times 4)$
 - else
 - $\text{PC} \leftarrow \text{PC} + 4$

Chemin de données pour branch

43

Il faut comparer Rs et Rt



Arithmétique binaire pour l'adresse suivante


44

- En théorie, PC est une adresse d'octet sur 32 bits
 - opérations séquentielles : $PC\langle 31 : 0 \rangle = PC\langle 31 : 0 \rangle + 4$
 - branchements : $PC\langle 31 : 0 \rangle = PC\langle 31 : 0 \rangle + 4 + \text{signExt}(\text{Imm16}) \times 4$
- Le nombre "magique" 4 est du au fait que :
 - le PC adresse des octets,
 - toutes les instructions ont 4 octets (32 bits) de long
- En d'autres mots
 - les 2 bits de poids faible du PC sont toujours à 0,
 - il n'y a aucune raisons de les mémoriser
- En pratique, on simplifie le matériel en utilisant un PC sur 30 bits : $PC\langle 31 : 2 \rangle$
 - opérations séquentielles : $PC\langle 31 : 2 \rangle = PC\langle 31 : 2 \rangle + 1$
 - branchements : $PC\langle 31 : 2 \rangle = PC\langle 31 : 2 \rangle + 1 + \text{signExt}(\text{Imm16})$
 - dans tous les cas, l'adresse mémoire est : $PC\langle 31 : 2 \rangle$ concat "00"

Logique adresse suivante (PC de 30 bits)


45

- opérations séquentielles : $PC\langle 31 : 2 \rangle = PC\langle 31 : 2 \rangle + 1$
- branchements : $PC\langle 31 : 2 \rangle = PC\langle 31 : 2 \rangle + 1 + \text{signExt}(\text{Imm16})$
- dans tous les cas, l'adresse mémoire est : $PC\langle 31 : 2 \rangle$ concat "00"



RTL : Instruction Jump

46



- j target

- mem[PC]

Extraire l'instruction


- $PC\langle 31 : 2 \rangle \leftarrow PC\langle 31 : 28 \rangle \text{ concat target}\langle 25 : 0 \rangle$

calcul de la prochaine adresse
d'instruction

Le tout : un chemin de données à cycle unique

48

cycle unique



Questions

49

- Q1. Comment obtient-on le cycle horloge dans une implémentation à cycle unique ?**
- Q2. Quels sont les inconvénients de l'implémentation monocycle ?**
- Q3. Montrer sur le schéma le chemin de données pendant l'exécution de chacune des instructions**

Thanks!