


Les registres

Qu'est-ce qu'un registre ?

- Ensemble de bascules permettant
 - de **stocker** une information sous forme de mots binaires de n bits
 - et, pour certains types de registres, d'effectuer des **translations** ou **décalages** sur ces mots,
- Les registres de **mémorisation**
 - **stockage**
- Les registres à **décalage**
 - **stockage et décalage**

Les registres de mémorisation

Le registre de mémorisation ou registre tampon




Réalisation avec des bascules **D latches** ou **D flip-flops**

Les registres à décalage

Les registres à décalage (I)

- Les bascules sont interconnectées
=> Utilisation exclusive de **flip-flops** (cf. PC 6-7)
- Fonction **décalage à droite**




$$D_i = Q_{i-1}$$

=> E sur Q_n après n fronts actifs de H

Décalage à gauche

Les registres à décalage (II)

- Fonction décalage à gauche




$$D_i = Q_{i+1}$$

$\Rightarrow E$ sur Q_1 après n fronts actifs de H

Chargement parallèle

Les registres à décalage (III)

■ Fonction de chargement parallèle




- $LOAD = 1$, (EP_1, \dots, EP_n) est chargé dans le registre
- $LOAD = 0$, mode décalage

Initiation du registre

Les registres à décalage (IV)

■ Initialisation du registre




- **Rappel** : entrées prioritaires asynchrones des bascules
 - **CLEAR** ou **RESET** : Q est forcé à 0
 - **SET** ou **PRESET** : Q est forcé à 1
- La commande d'initialisation **ne doit pas être activée pendant le fonctionnement normal (synchrone)** du circuit

Le registre universel

Le registre "universel"

- Dans les catalogues de circuits standard : registres multi-fonctions




- chargement **série** ou **parallèle** (**MODE**, **ESD**, **ESG**, **E_i**)
- décalage à **droite** et à **gauche** (**SENS**)
- lecture **série** ou **parallèle** (**SSD**, **SSG**, ou **Q_i**)
- **initialisation** (**INIT**)

Le registre universel (Structure)

Le registre "universel" : structure

- Exemple de réalisation de la cellule de base d'un registre universel




- **MODE = 0, chargement parallèle**
- **MODE = 1, décalage**
 - **SENS = 1, décalage droite**
 - **SENS = 0, décalage gauche**

Le registre: applications

Les registres : applications (I)

- **Mémorisation** temporaire d'une information
- **Conversion parallèle-série** de mots binaires
 - chargement parallèle puis décalage




Le registre: applications suite

Les registres : applications (II)

■ Conversion série-parallèle d'un train binaire

- mode décalage et récupération des mots binaires sur $Q1 \dots$



Le registre: applications suite

Les registres : applications (III)

■ Ligne à retard numérique

- permet de retarder un train binaire de n périodes d'horloge



■ Division et multiplication par 2^n

- décalage à **droite** de n bits : **division** par 2^n

0 1 0 1 1 0 → 22 : état initial

↘ ↘ ↘ ↘ ↘

0 → 0 0 1 0 1 1 → 11 : après 1 front actif de H

↘ ↘ ↘ ↘ ↘

0 → 0 0 0 1 0 1 → 5 : après 2 fronts actifs de H

Le registre: applications suite

Les registres : applications (IV)

- décalage à **gauche** de n bits : **multiplication** par 2^n

0	0	0	1	1	1
---	---	---	---	---	---

→ 7 : état initial

↙ ↙ ↙ ↙ ↙ ↙

0	0	1	1	1	0
---	---	---	---	---	---

← 0

→ 14 : après 1 front actif de H

↙ ↙ ↙ ↙ ↙ ↙

0	1	1	1	0	0
---	---	---	---	---	---


← 0

→ 28 : après 2 fronts actifs de H

Générateurs de séquences

Les registres : applications (V)

- Réalisation de **générateurs de séquences pseudo-aléatoires**
 - registre à décalage + OU exclusifs



Polynôme générateur



$$P(X) = 1 + h_1X + h_2X^2 + \dots + h_{n-1}X^{n-1} + h_nX^n, h_i \in \{0;1\}$$

Générateurs de séquences suite

Les registres : applications (VI)

- Exemple de générateur pseudo-aléatoire

$$P(X) = 1 + X + X^4$$



F I N

LES REGISTRES